臺積電稱2nm新工藝將於2025實現量產，在 N2 方面，臺積電稱這是其第一個使用環繞柵極晶體管 (GAAFET) 的節點，而非現在的 FinFET（鰭式場效應晶體管）。臺積電稱2nm新工藝將於2025實現量產。
臺積電稱2nm新工藝將於2025實現量產1
傳聞許久的2nm終於來了。
6月17日消息，鈦媒體App獲悉，今天凌晨舉行的臺積電北美技術論壇上，臺積電（TSMC）正式公佈未來先進製程路線圖。
其中，臺積電3nm（N3）工藝將於2022年內量產，而臺積電首度推出採用納米片晶體管（GAAFET）架構的2nm（N2）製程工藝，將於2025年量產。
臺積電總裁魏哲家在線上論壇表示，身處快速變動、高速成長的數字世界，對於運算能力與能源效率的需求較以往更快速增加，爲半導體產業開啓前所未有的機會與挑戰。值此令人興奮的轉型與成長之際，臺積電在技術論壇揭示的創新成果彰顯了臺積電的技術領先地位，以及支持客戶的承諾。
與此同時，臺積電研發資深副總裁米玉傑（YJ Mii）在這場會議上宣佈，臺積電會在2024年擁有光刻機巨頭ASML最新的high-NA極紫外光（EUV）光刻機微影設備。“主要用於合作伙伴的研究目的......針對客戶需求，開發相關基礎架構與格式的.解決方案，推動創新。”
臺積電製造工藝路線圖，2nm於2025年開始量產
具體來說，此次臺積電技術峯會上，核心是公佈N3（3nm級）和N2（2nm級）系列的領先節點具體技術細節，以及TSMC-3DFabricTM 三維矽晶堆疊解決方案，從而在未來幾年用於製造先進的CPU、GPU和移動SoC芯片產品中。
3nm技術節點：臺積電第一個3nm級節點稱爲N3，有望在今年下半年開始大批量製造 (HVM)量產，預計2023年初交付給客戶。其中，3nm第二節點N3E，與N5相比，在相同的速度和複雜性下，N3E功耗降低34%，性能提升18%，邏輯晶體管密度提高1.6倍，而且搭配先進的TSMC FinFlextm架構，能夠精準協助客戶完成符合其需求的系統單芯片設計。
2nm技術節點：臺積電第一個2nm級節點稱爲N2，採用納米片晶體管（GAAFET）架構，預計於2025年開始量產。據悉，在相同功耗下，2nm性能速度較3nm增快10%至15%，若在相同速度下，功耗降低25%至30%。臺積電還表示，2nm製程技術平臺也涵蓋高效能版本及完備的小晶片（Chiplet）整合解決方案。
擴大超低功耗平臺：臺積電稱正在開發N6e技術，專注於邊緣人工智能及物聯網設備。N6e將以7nm製程爲基礎，邏輯密度可望較上一代的N12e多3倍。據悉，N6e平臺涵蓋邏輯、射頻、類比、嵌入式非揮發性存儲器、以及電源管理IC解決方案。
TSMC-3DFabricTM 三維矽晶堆疊方案：臺積電今天展示兩項突破性創新，一項是以SoIC爲基礎的CPU，採用晶片堆疊於晶圓之上（Chip-on-Wafer，CoW）技術來堆疊三級快取靜態隨機存取存儲；另一項是創新的AI SoC，採用晶圓堆疊於晶圓之上（Wafer-on-Wafer，WoW）技術堆疊於深溝槽電容晶片之上。
臺積電表示，搭載CoW及WoW技術的7nm芯片，目前已經量產，5nm技術預計於2023年完成。爲滿足客戶對於系統整合芯片及其他3DFabric系統整合服務需求，首座全自動化3D Fabric晶圓廠預計於2022年下半年開始生產。
隨着臺積電2nm轉向基於納米片的GAAFET架構，3nm系列將成爲臺積電FinFET節點最後一個技術平臺。預計在2025年量產2nm芯片後，臺積電仍將繼續生產3nm半導體產品。
此外，臺積電透露，到2025年，其成熟和專業節點的產能將擴大約 50%。該計劃包括在臺南、高雄、日本和南京建設大量新晶圓廠，此舉將進一步加劇臺積電與格芯、聯電、中芯國際等晶圓代工廠商之間的競爭。
根據AnandTech報道，擴張成熟和專業節點投資的四個新設施分別爲：臺積電日本熊本的Fab 23一期廠，製造12nm、16nm、22nm和28nm芯片，並將擁有每月高達4.5萬片300毫米（12寸）晶圓的生產能力；臺南Fab 14第8期；高雄Fab 22二期；南京的Fab 16 1B 期，目前主要生產28nm成熟工藝芯片。
目前，臺積電在全球共有13座晶圓代工廠。其中，10家工廠位於中國臺灣地區，2家分別在上海和南京，分別製造8寸和12寸晶圓；1家在美國Fab11，製造8寸晶圓。而臺積電7nm、5nm先進工藝芯片主要在臺南Fab18廠進行生產。
臺積電稱2nm新工藝將於2025實現量產2
臺積電在2022 年技術研討會上介紹了關於未來先進製程的信息，N3 工藝將於 2022 年內量產，後續還有 N3E、N3P、N3X 等，N2（2nm）工藝將於 2025 年量產。
臺積電首先介紹了 N3 的 FINFLEX，包括具有以下特性的 3-2 FIN、2-2 FIN 和 2-1 FIN 配置：
3-2 FIN – 最快的時鐘頻率和最高的性能滿足最苛刻的計算需求
2-2 FIN – Efficient Performance，性能、功率效率和密度之間的良好平衡
2-1 FIN – 超高能效、最低功耗、最低泄漏和最高密度
臺積電稱FINFLEX 擴展了 3nm 系列半導體技術的產品性能、功率效率和密度範圍，允許芯片設計人員使用相同的設計工具集爲同一芯片上的每個關鍵功能塊選擇最佳選項。
而在 N2 方面，臺積電稱這是其第一個使用環繞柵極晶體管 (GAAFET) 的節點，而非現在的 FinFET（鰭式場效應晶體管）。新的製造工藝將提供全面的性能和功率優勢。在相同功耗下，N2 比 N3速度快10~15%；相同速度下，功耗降低 25~30%。不過，與 N3E 相比，N2 僅將芯片密度提高了 1.1 倍左右。
N2 工藝帶來了兩項重要的創新：納米片晶體管（臺積電稱之爲 GAAFET）和backside power rail。GAA 納米片晶體管的通道在所有四個側面都被柵極包圍，從而減少了泄漏；此外，它們的通道可以加寬以增加驅動電流並提高性能，也可以縮小以最大限度地降低功耗和成本。
爲了給這些納米片晶體管提供足夠的功率，臺積電的 N2 使用 backside power rail，臺積電認爲這是在back-end-of-line (BEOL) 中對抗電阻的最佳解決方案之一。
臺積電將 N2 工藝定位於各種移動 SoC、高性能 CPU 和 GPU。具體表現如何，還需要等到後續測試出爐才能得知。
臺積電稱2nm新工藝將於2025實現量產3
芯片工藝的盡頭是什麼？這個問題的答案恐怕普通人很難回答上來。不過，如果只放眼未來幾年，我們將看到 2nm 工藝芯片的誕生。據半導體制造巨頭臺積電稱，其 2nm 芯片解決方案預計會在 2025 年量產。此前便有媒體報道，臺積電 2nm 首期工廠預計會在 2024 年底前投產，不過搭載 2nm 芯片的終端產品應該要到 2025 年纔會上市。這與臺積電官宣的信息基本一致。
臺積電
臺積電在 2022 年北美技術論壇上首次推出了採用納米片晶體管之下一世代先進 2nm（N2）製程技術，以及支持 N3 與 N3E 製程的獨特 TSMC FINFLEX 技術。基於此，臺積電將成爲全球首個提供 2nm 製程代工服務的晶圓廠。
關於 2nm 製程工藝的優勢，臺積電透露，在相同功耗下，2nm 的速度增快 10-15%；在相同速度下，功耗降低 25-30%。除行動運算的基本版本，2nm 技術平臺也涵蓋高效能版本及完備的小芯片整合解決方案，預計 2025 年開始量產。
2nm 芯片的製造離不開先進的光刻機，臺積電顯然已經做好提前準備。據臺積電研發資深副總經理米玉傑介紹，該公司將在 2024 年獲得阿斯麥爾 ( ASML ) 的新一代最先進光刻機。不過另外一位高管澄清，臺積電不會在 2024 年將新的高數值孔徑 EUV 光刻機用於生產，該設備將主要用於與合作伙伴的研究。
